Belépés címtáras azonosítással
magyar nyelvű adatlap
IC tervezés
A tantárgy angol neve: IC Design
Adatlap utolsó módosítása: 2006. július 1.
Tantárgy lejárati dátuma: 2013. június 30.
Villamosmérnöki Szak
Mikroelektronika mellékszakirány
Név:
Beosztás:
Tanszék, Int.:
Dr. Poppe András
egyetemi docens
Elektronikus Eszközök Tsz
Dr. Farkas Gábor
egyetemi adjunktus
Dr. Gärtner Péter
Elektronikus Eszközök Tsz.
Programtervezés, digitális tervezés, Elektronika I-II.
-
A tárgy megismerteti az integrált áramkörök tervezésének eszközeit és módszereit, a korszerű számítógépes tervezőrendszerek felépítését és funkcióit. Ismereteket ad az ezen rendszerekben alkalmazott tervezési (szimulációs és szintézis) lépések algoritmusairól, részletesen bemutatja a standard cellás IC tervezés menetét a specifikációtól a részletes layuout kialakításáig. Érinti a tesztelhetőre tervezés kérdéseit, ismereteket ad az analóg tervezés és az RF tervezés területéről is.
Ismétlés, az IC technika alapjai
A planáris technológia lényege, maszkok. Egyenszilárdságú technológia, kihozatal. Tervezési szabályok, lambdás tervezés
(C)MOS alapismeretek. Alapkapuk és egyszerűbb áramkörök megvalósítása tranzisztor szinten: kapcsolási rajz, absztrakt layout, méretezés, részletes layout
Az IC tervezés metodikája
különböző absztrakciós szintek: leírásmódok, szimuláció, a terv ellenőrzése az adott absztrakciós szinten
Top-down és bottom-up design, hierarchikus tervezés.
Tervezőrendszerek
Magas szintű IC tervezés
Hardverleíró nyelvek (VHDL vagy Verilog). Viselkedési leírás, RTL leírás, struktúrális leírás.
IP alapú tervezés
Magas szintű szimuláció
Hardverszintézis
Standard cellás IC tervezés
Cellakönyvtár fogalma
Áramkörbevitel: logikai kapcsolási rajz, HDL szintű leírás, generált blokkok
Pre-layout szimuláció
Floor plan, részletes layout, post-layout szimuláció, gyártáselőkészítés
Tervezőrendszerek:
A nyílt tervezőrendszer fogalma.
A Cadence Opus rendszer, mint példa áttekintése (standard cellás, illetve tranzisztor szintű tervezés).
Tervezői "adatbázis", konfigurációs lehetőségek
Tesztelhetőre tervezés, tesztelés
Hibamodellek, hibaszimuláció
Kombinációs hálózatok tesztelése
Szekvenciális hálózatok tesztelése. A tesztelhetőség mértéke: beállíthatóság, megfigyelhetőség.
Tesztelhetőre tervezés egyszerű módszerei, scan design
Áramkörök felkészítése NYÁK szintű tesztelhetőségre: peremfigyelés (boundary scan)
Tranzisztor szintű áramkörtervezés
Standard cellák tervezése, full custom tervezés
Analóg áramkörök tervezése: analóg alapkapcsolások. Analóg layout-ok kialakításának szempontjai. Parazita hatások, illeszkedési szabályok. Layout visszafejtés, LVS
Az alkatrészek modellezési kérdései.
Az RF tervezés kérdései, modellezési problémák
Fizikai hatások figyelembevétele a szimuláció folyamán (pl. elektro-termikus szimuláció). Tokozás hatása (termikus, nagyfrekvenciás viselkedés)
Az IC technika perspektívái, trendek
Teljes rendszerintegráció egy chip-en: passziv alkatrészek, nem elektromos funkciók
Deep-submicron technológia problémái, disszipációsűrűség, vezetékezés kérdései
Temperature-aware design
Előadás, melynek keretében gyakorlati ismereteket is nyújtó példákat is ismertetünk, esettanulmány jelleggel, esetnként on-line számítógépi demonstrációval.
a. A szorgalmi időszakban:
A tárgyból egy db. nagyzárthelyit íratunk.. A vizsgára bocsátás és aláírás szerzés feltétele a min. elégséges zh. eredmény. A megszerzett aláírást későbbi vizsgázás esetén a TVSz szerint elfogadjuk.
b. A vizsgaidőszakban:
A tárgy vizsgával zárul. A vizsgáztatás módja: írásbeli vizsga, amelynek alapján a hallgatók elégségestől jóig megajánlott jegyet kapnak. Az elégtelen írásbeli elégtelen vizsgát jelent. A többiek javításért illetőleg jelesért szóbelizhetnek.
c. Elővizsga: a tárgyból nem tartunk elővizsgát.
Elégtelen nagy zh. estére a szorgalmi időszakban 1 pótlási lehetőséget biztosítunk. A nagy zh vizsgaidőszakban a TVSZ szerint pótolható
Zh írás előtti napon, ill. vizsganapok előtti napon, továbbá az előadóval történő személyes egyeztetéssel.
Neil Weste, Kamram Eshranghian: Principles of CMOS VLSI design, 1993 ISBN 0-201-53376-6
Smith Douglas: HDL chip design, 2003 ISBN 0-9651934-3-8
CADENCE tervezői útmutatók, tanszéki sillabuszok
:
Kontakt óra
60
Félévközi készülés órákra
15
Felkészülés zárthelyire
30
Házi feladat elkészítése
Kijelölt írásos tananyag elsajátítása
Vizsgafelkészülés
Összesen
150
Dr.Poppe András
Egyetemi docens
Egyetemi adjunktus