Budapest University of Technology and Economics, Faculty of Electrical Engineering and Informatics

Programozás alapjai, Elektronika, Digitális tervezés

A tárgy célja áttekintést adni az integrált áramkörök tervezésének eszközeiről és módszereiről; a korszerű CAD rendszerek funkcióiról, felépítéséről és algoritmusairól. A tárgy a modern hardware tervezés iránt érdeklődő informatikusokat megismerteti a számítógépes tervezés elméleti alapjaival és készség szinten lehetővé teszi egy tervezőrendszer használatának, konfigurálásának elsajátítását.

• Rendszertervezés általános kérdései: FPGA, gate array, standard cellás ill. full custom tervezés. Az IC mint egy lehetséges megvalósítási forma.
• (C)MOS alapismeretek. Absztrakt layout, fizikai layout. Alapkapuk megvalósítása.
• Top-down és buttom-up design, hierarchikus tervezés. IC tervező rendszerek. Egy standard cellás tervezőrendszer: a SOLO 1400.
• Hierarchikus leíró nyelv és logikai szimuláció a SOLO 1400-ban.
• A VHDL nyelv. Egy rendszer leírásmódjai VHDL-ben. Funkcionális szimuláció. A VHDL nyelv kiterjesztése: VHDL-A.
• Az algoritmustól a szilíciumig történő megvalósítás terjedő szintézis folyamat egyes fázisai.
• A specifikációs és viselkedési szinten megfogalmazott tervezési célkitűzések. Vezérlési- és adatfolyam elvű leírási módok a kanonikus specifikáció alapján.
• Ütemező (scheduling) módszerek. Előre megadható pipeline újraindítási időre való tervezés.
• Műveletösszevonó és elhelyező (allocation) módszerek (az egyidejűség egyszerű kizárása, azonos operációk összevonása, regiszter-blokk elkülönített kezelése, szisztolikus, iteratív, celluláris és egyéb homogén reguláris struktúrák kialakításának speciális követelményei, az összeköttetések számának redukálása).
• A nyílt tervezőrendszer fogalma. A Cadence Opus rendszer. Tervezői "adatbázis", konfigurációs lehetőségek.
• A SKILL nyelv: az Opus rendszer konfigurációs eszköze. Külső programok beillesztése az Opus-ba. Példa: elektro-termikus szimulációs rendszer kialakítása.
• A logikai szimuláció kérdései; egyes szimulációs eszközök. Cellaparaméterek meghatározása a logikai szimuláció számára: tranzisztor szintű szimuláció: szimulációs eszközök, azok működési elve.
• Tesztelhetőre tervezés kérdései. A boundary scan. Termikus tesztelhetőség.
• A layout-tervező rendszerek egyes algoritmikus kérdései. Layout-szintézis a Cadence Opus rendszerben.

Előadás, melynek keretében gyakorlati ismereteket is nyújtó példákat is ismertetünk, esettanulmány jelleggel.

a. A szorgalmi időszakban: A tárgyból egy db. nagyzárthelyit íratunk. Elégtelen nagy zh. esetére a szorgalmi időszakban 1 pótlási lehetőséget biztosítunk. Az aláírás megszerzésének feltétele min. elégséges zh eredmény. A megszerzett aláírás más szemeszterben érvényesíthető.

b. A vizsgaidőszakban: . A vizsgáztatás módja: írásbeli vizsga, amelynek alapján a hallgatók elégségestől jóig megajánlott jegyet kapnak. Az elégtelen írásbeli elégtelen vizsgát jelent. A többiek javításért illetőleg jelesért szóbelizhetnek.

SOLO 1400 használati utasítás (tanszéki sokszorosított kiadvány)

R. Lipsett, C.F. Schaeffer, C. Ussery:

VHDL: Hardware description and design, Kluwer Academic Publishers, 1989

D.R. Coelho: The VHDL Handbook, Kluwer Academic Publishers, 1989

R. Camposano, W. Wolf: High-level synthesis, Kluwer Academic Publishers, 1991

D. Gajski: High-level synthesis, Kluwer Academic Publishers, 1992